Шлюзді жобалауды автоматтандыру - Gateway Design Automation

«Verilog HDL автоматты интеграцияланған жобалау жүйелерінде пайда болды (кейінірек атауы өзгертілді) Шлюзді жобалауды автоматтандыру1985 ж. Компания сол кезде жеке меншігінде Др. Prabhu Goel, PODEM (Жолға бағытталған шешім қабылдау) тестілеу алгоритмін ойлап тапқан.[1] Верилог HDL компаниясы жобалаған Фил Мурби,[2] ол кейінірек Verilog-XL бас дизайнері және алғашқы корпоративті стипендиат болды Cadence жобалау жүйелері. Gateway Design Automation Verilog-XL жетістіктерімен тез өсіп, ақыры Cadence Design Systems сатып алды, Сан-Хосе, Калифорния 1989 жылы. »[3]

Әдебиеттер тізімі

  1. ^ Гоэльдің PODEM өнертабысындағы рөлі Альберто Сангиованни-Винсентеллиде қысқаша сипатталған. (Қараша-желтоқсан 2003 ж.) EDA толқындары. IEEE жобалау және компьютерлерді сынау. 62-бет. Қаралды 20 қыркүйек 2006 ж Беркли UC веб-сайты Мұрағатталды 2012-02-05 сағ Wayback Machine.
  2. ^ Дизайнды автоматтандыру конференциясы. (2006). Марапаттар (PDF).DAC веб-сайты Мұрағатталды 2012-07-22 сағ Wayback Machine б. 2018-04-21 121 2
  3. ^ Verilog.com 20 қыркүйек 2006 қаралды.